@phdthesis{Geiger2021,
  author    = {Geiger, Ute},
  title     = {Erfassung der intraoperativen Ankopplungseffizienz mittels evozierten Potentialen bei mit Mittelohrimplantat versorgten Patienten},
  doi       = {10.25972/OPUS-20106},
  url       = {http://nbn-resolving.de/urn:nbn:de:bvb:20-opus-201068},
  school      = {Universit{\"a}t W{\"u}rzburg},
  year      = {2021},
  abstract  = {Patienten mit leicht bis hochgradigen Schallleitungs-, Schallempfindungs- und kombinierten Schwerh{\"o}rigkeiten werden routinem{\"a}ßig nach erfolglosem H{\"o}rger{\"a}tetrageversuch mit aktiven Mittelohrimplantaten versorgt. Aktive Mittelohrimplantate k{\"o}nnen an verschiedene Strukturen des Mittelohrs angekoppelt werden. Der Ort der Ankopplung ist abh{\"a}ngig vom H{\"o}rverlust und der individuellen Physiologie des Mittelohres. Die H{\"o}rverbesserung ist dabei stark von der Kopplungseffizienz des Implantatwandlers an die Mittelohrstruktur abh{\"a}ngig. Aktuell gibt es keine zufriedenstellende M{\"o}glichkeit die Kopplungseffizienz intraoperativ zu bestimmen. Daher wird eine objektive Methode eingef{\"u}hrt, um intraoperativ auditorische Hirnstammantworten (BERAs) bei Stimulation {\"u}ber das Implantat abzuleiten. Die Vibrant Soundbrigde® (VSB) wird dabei mit einem Drahtlos{\"u}bertr{\"a}ger (miniTEK, Signia GmbH, Erlangen) und der Carina®-Aktuator {\"u}ber ein Audiokabel mit der BERA-Anlage verbunden. Die BERA-Anlage {\"u}bertr{\"a}gt die Stimuli direkt an das Implantat, welches an die Mittelohrstruktur angekoppelt ist. Die BERA-Antworten werden bei der VSB durch einen optimierten VSB-CE-Chirp und beim Carina®-System durch den Standard CE-Chirp evoziert, beginnend bei Pegeln oberhalb der Knochenleitungsh{\"o}rschwelle bis unter die Registrierungsschwelle. Diese Methode kann die intraoperative Integrit{\"a}t des Implantats sowie die Kopplungseffizienz bestimmen, um eine Aussage {\"u}ber den zu erwartenden H{\"o}rerfolg treffen zu k{\"o}nnen. Dar{\"u}ber hinaus kann die versorgte H{\"o}rschwelle verwendet werden, um die Anpassung bei Kindern oder schwierigen F{\"a}llen zu unterst{\"u}tzen und um eine H{\"o}rverschlechterung {\"u}ber die Zeit zu erfassen. Zusammenfassend, konnte eine Methode zur Bestimmung der intraoperativen Kopplungseffizienz w{\"a}hrend der Implantation von VSBs und Carinas® etabliert werden. Dar{\"u}ber hinaus werden intraoperative BERA-Daten von 30 VSB- und 10-Carina®-Patienten sowie deren H{\"o}rergebnisse gezeigt.},
  subject      = {Mittelohrimplantat},
  language  = {de}
}
@article{GeigerAcharyaReutteretal.2020,
  author    = {Geiger, Michael and Acharya, Rachana and Reutter, Eric and Ferschke, Thomas and Zschieschang, Ute and Weis, J{\"u}rgen and Pflaum, Jens and Klauk, Hagen and Weitz, Ralf Thomas},
  title     = {Effect of the Degree of the Gate-Dielectric Surface Roughness on the Performance of Bottom-Gate Organic Thin-Film Transistors},
  series = {Advanced Materials Interfaces},
  volume    = {7},
  journal   = {Advanced Materials Interfaces},
  number    = {10},
  doi       = {10.1002/admi.201902145},
  url       = {http://nbn-resolving.de/urn:nbn:de:bvb:20-opus-214830},
  year      = {2020},
  abstract  = {In organic thin-film transistors (TFTs) fabricated in the inverted (bottom-gate) device structure, the surface roughness of the gate dielectric onto which the organic-semiconductor layer is deposited is expected to have a significant effect on the TFT characteristics. To quantitatively evaluate this effect, a method to tune the surface roughness of a gate dielectric consisting of a thin layer of aluminum oxide and an alkylphosphonic acid self-assembled monolayer over a wide range by controlling a single process parameter, namely the substrate temperature during the deposition of the aluminum gate electrodes, is developed. All other process parameters remain constant in the experiments, so that any differences observed in the TFT performance can be confidently ascribed to effects related to the difference in the gate-dielectric surface roughness. It is found that an increase in surface roughness leads to a significant decrease in the effective charge-carrier mobility and an increase in the subthreshold swing. It is shown that a larger gate-dielectric surface roughness leads to a larger density of grain boundaries in the semiconductor layer, which in turn produces a larger density of localized trap states in the semiconductor.},
  language  = {en}
}