Refine
Has Fulltext
- yes (1)
Is part of the Bibliography
- yes (1) (remove)
Year of publication
- 2009 (1) (remove)
Document Type
- Doctoral Thesis (1)
Language
- German (1) (remove)
Keywords
- Hochfrequenz (1) (remove)
Institute
- Physikalisches Institut (1) (remove)
Es wurde gezeigt, dass durch die Vorpositionierung von Quantenpunkten, diese mit einem gezielten Abstand im Bereich von einigen 100 nm zueinander und daher mit einer definierten Dichte in Speicherbauelemente eingebracht werden können. Es wurde bei tiefen Temperaturen wohldefinierte Coulombblockade demonstriert. Durch die Analyse der Coulomb-Rauten war es möglich, auf die Größe und Ladeenergie von Quantenpunkten im Kanal zu schliessen. Es wurde gezeigt, dass vorpositionierte Quantenpunkte sehr gut als Floating Gate eingesetzt werden können. Die Speichereigenschaften dieser Quantenpunkte wurden im Hinblick auf die Hysteresebreite DeltaVth in Abhängigkeit der Kanalbreite, der Drainspannung und der Temperatur untersucht und diskutiert. Hierbei konnte eine deutliche Abhängigkeit der Thresholdspannung von der Kanalbreite der Struktur ermittelt werden. Für Strukturen mit einem breiten Kanal wurde festgestellt, dass der Stromfluss bereits bei negativen Gatespannungen einsetzt, während für schmale Strukturen positive Gatespannungen nötig sind, um einen Ladungstransport hervorzurufen. Zur Bestimmung der Temperaturstabilität der Ladezustände wurde sowohl die Thresholdspannung als auch die Hysteresebreite als Funktion der Probentemperatur im Bereich von 4.2K bis Raumtemperatur bei verschiedenen Drainspannungen bestimmt. Hierbei wurde festgestellt, dass die Hysteresebreite bis zu einer kritischen Temperatur stufenförmig abnimmt und danach wieder leicht ansteigt. Bei der Untersuchung der Threshold- Spannung wurde ein Unterschied Vth,zu und Vth,auf festgestellt. Erstmals konnte ein lateral und vertikal positionierter InAs Quantenpunkt als Speicher für den Betrieb bei Raumtemperatur demonstriert werden. Ferner wurde die Wirkung eines Gate-Leckstromes auf den gemessenen Drain- Strom eines monolithischen Drei-Kontakt-Struktur untersucht und diskutiert. Die untersuchten Proben basieren auf einem neuen Parallel-Design, in welchem das Gate nicht wie üblich zwischen Source und Drain positioniert wurde, sondern in serieller Verbindung mit dem Drain- oder Sourcekontakt, d.h. mit einem zentralen Drain zwischen Source und Gate, gesetzt wurde. Hierdurch konnte eine merkliche Reduzierung des Probeninnenwiderstandes erreicht werde. Zu Beginn wurden zur Charakterisierung der Probe Transportmessungen bei Raumtemperatur durchführt. Hierbei konnte verglichen mit herkömmlichen Quantendrahttranistoren realisiert auf demselbenWafer, zum einen eine deutlich höhere Transconductance durch das parallele Design erreicht werden. Zum anderen zeigte die ermittelte Transconductance nicht den erwarteten linearen Verlauf in Abhängigkeit der Drainspannung, sondern einen quadratischen. Die Messungen zeigten außerdem einen Abfall des Drain-Stromes ab einer kritischen Größe des Gate-Leckstromwertes, welcher auf ein dynamisches Gate, hervorgerufen durch die Ladungsträger aus dem Gate, zurückgeführt wird. Diese zusätzliche virtuelle Kapazität addiert sich in paralleler Anordnung zum geometrischen Gate-Kondensator und verbessert die Transistoreigenschaften. Zum Abschluss der Arbeit wurden Hochfrequenzmessungen zur Ermittlung einer Leistungsverstärkung von Drei-Kontakt-Strukturen bei Raumtemperatur für unterschiedliche Gate- und Drainspannungen durchgeführt. Um die Hochfrequenzeigenschaften der untersuchten Probe zu erhöhen, wurde hierfür ein Design gewählt, in welchem die Goldkontakte zur Kontaktierung sehr nahe an die aktive Region heranragen. Für diese Spannungskombination konnte für eine Frequenz im Gigaherz-Bereich eine positive Spannungsverstärkung > 1 dB gemessen werden. Höhere Spannungen führen zu einem Sättigungswert in der Leistungsverstärkung. Dies wird zurückgeführt auf den maximal zur Verfügung stehenden Strom in der aktiven Region zwischen den nahen Goldkontakten. Zudem wurde eine Lösung vorgestellt, um das fundamentale Problem der Impedanzfehlanpassung für Hochfrequenzmessungen von nanoelektronischen Bauelementen mit einem hohen Innerwiderstand zu lösen. Eine Anpassung der unterschiedlichen Impedanzen zwischen Bauelement und Messapparatur ist unbedingt notwendig, um Reflexionen bei der Übertragung zu vermeiden und somit die Gewinnoptimierung zu erhöhen. Zur Behebung der Fehlanpassung wurde im Rahmen dieser Arbeit ein Impedanz-Anpassungs-Netzwerk auf einer PCB-Platine realisiert, welches mit der Probe verbunden wurde. Die Anpassung wurde durch eingebaute Strichleitungen in das Layout des Anpassungsboards vorgenommen. Durchgeführte Simulationen der Probe in Verbindung mit dem Anpassungs-Netzwerk bestätigten die experimentellen Ergebnisse. Durch die Anpassung konnte der simulierte Reflexionskoeffizient deutlich reduziert werden, bei gleichzeitiger Erhöhung des Transmissionskoeffizienten. Ebenfalls zeigten die Messungen an einer Drei-Kontakt-Struktur mit Anpassungs-Board eine signifikante Verbesserung der Leistungsverstärkung.